，滤波器结构一般由两个滤波途径组成：一个差分滤波器(源自两个滤波器ILCDIFF 的组合);和一个共模滤波器(源自一个滤波器电阻 RFILTER 和共模电容器 CCM 的组合)。这如图 1 所示。
[留意：假如您有一个单端输入，其间AINN 是接地参阅，则滤波器将由 RFILTER 和 CCM 组成。可是，规划攻略将与下面描绘的 差分 滤波器的规划攻略相同。]
关于每个问题，ADS124S08 (24 位、12 通道、4kSPS Δ-Σ ADC)将用作示例数据转换器，以协助阐明如何将这些规划准则付诸实践。
抗混叠滤波器的意图是将频率内容保持在 ADC 调制器频率 (fMOD) 或邻近，使其不再混叠回传通带，因为这些频率不会被数字滤波器自身回绝。因而，请设置差分滤波器的 3dB 截止频率 fC-DIFF，使其比 fMOD 低 10 到 100 倍。这将别离导致 fMOD 周围呈现 20dB 至40dB 的频率按捺。所需的按捺量取决于体系的规划方针。假如您想了解有关抗混叠滤波器基础知识的更多信息，以及您应该重视调制器频率混叠的原因。
在图 1 所示的体系中，滤波电阻器也用作电流约束器。因而，该电阻器的尺度可约束最大引脚输入电流 (IMAX)，如 ADC 的肯定最大额定值表所示。要确认此电阻上答应的压降，您需要在体系输入 (VOV) 上看到预期过压条件以及 ADC 集成(VESD) 的接通电压。然后，您能够正常的运用以下公式来求解电阻器值 RFILTER：
假如您假定 AVDD = 5V，而且预期的最大过压条件 VOV 为 20V，那么您现在能够得到确认 RFILTER 最小阻值所需的悉数信息：
请留意，在给定体系参数的情况下，这是电阻器可用于约束进入 ADC 引脚的电流的肯定最小值。妥善做法是在核算电阻器阻值时，答应过压条件和最大电流有必定的裕量。这可保证供给更强壮的维护电路，以习惯任何潜在的体系改变。例如、您能够假定 VOV 的容差为 10%，IMAX 的容差为 30%：
因为您现已确认了滤波器截止值和电阻器阻值，因而能运用以下公式来确认差分滤波器 CDIFF 的电容器容值：
然后挑选共模电容器 CCM，使其比 CDIFF 小 10 到 20 倍，这样：
给定之前确认的 RFILTER 和 fC-DIFF 值后，您能够按如下所示核算电容器值：
